CPU 是怎样由“看不见的开关”组成一台计算机器的？
本页用单个 HTML 文件讲解 CPU 的内部构成：晶体管、逻辑门、寄存器、ALU、控制单元、流水线、缓存、总线、指令集、现代多核心与安全机制。页面包含 10 种功能，适合课堂展示、复习和自学。
功能1：顶部导航功能2：主题切换功能3：搜索过滤功能4：交互结构图功能5：折叠讲解功能6：流水线动画功能7：缓存命中模拟功能8：性能计算器功能9：知识测验功能10：学习进度条学习进度
点击页面中的“我已理解”按钮会增加进度。
0 / 10
一、CPU 的本质：取指、译码、执行、写回
CPU，全称 Central Processing Unit，中文常叫中央处理器。它不是一个单独的“神奇芯片”，而是由大量晶体管按照规则连接形成的复杂电路系统。一个现代 CPU 内部可能包含数十亿到上千亿级别的晶体管。每个晶体管可以近似理解成极小的电子开关，通过开与关表达二进制的 1 与 0。CPU 之所以能运行程序，是因为软件中的指令最终会被编码成二进制，再由硬件电路一步一步处理。
最基本的工作循环是：第一，取指，从内存或缓存中读取下一条指令；第二，译码，把指令解释成硬件能理解的控制信号；第三，执行，把数据送进运算单元、地址生成单元或分支单元；第四，访存，如果指令涉及读写内存，就通过缓存和总线访问数据；第五，写回，把结果写回寄存器或内存。无论程序看起来多么复杂，例如游戏渲染、AI 推理、网页浏览、编译代码，最终都离不开这个循环。
从宏观上看，CPU 像是电脑的大脑；但从工程角度看，CPU 更像一个极端精密的工厂。指令是工厂订单，寄存器是临时工作台，ALU 是算术车间，控制单元是调度系统，缓存是高速仓库，总线是运输道路，时钟是节拍器。为了提高效率，现代 CPU 不会简单地一条一条慢慢执行，而是会采用流水线、乱序执行、分支预测、多级缓存、多核心和超线程等技术，让不同指令或同一程序的不同部分并行推进。
二、CPU 核心构成总览
1. 晶体管与逻辑门
晶体管是 CPU 最底层的开关。多个晶体管组合可以形成与门、或门、非门、异或门等逻辑门。逻辑门再组合成加法器、比较器、选择器和触发器。
2. 寄存器组
寄存器是 CPU 内部最快的小型存储区域，用来保存正在计算的数据、地址、指令状态和临时结果。它离执行单元最近，访问速度远高于内存。
3. ALU 算术逻辑单元
ALU 负责整数加减、按位与或非、移位、比较等基础操作。它是执行普通整数指令的关键部件，也是最经典的 CPU 运算核心。
4. FPU 与向量单元
FPU 处理浮点数，向量单元可以一次处理多个数据。图像、科学计算、AI 前处理、音视频编码常依赖 SIMD/AVX 这类并行数据通路。
5. 控制单元与译码器
控制单元把指令翻译成电路控制信号，决定数据从哪里来、到哪里去、哪个执行单元工作、结果写回何处。
6. 多级缓存
缓存是 CPU 附近的高速存储。L1 最快但最小，L2 较大，L3 常被多个核心共享。缓存的目标是减少 CPU 等待内存的时间。
7. 总线与片上互连
总线或片上网络连接核心、缓存、内存控制器、PCIe 控制器和其他模块。现代多核心 CPU 常使用环形总线或网格互连。
8. 指令流水线
流水线把取指、译码、执行、访存、写回拆成多个阶段，使多条指令像工厂流水线一样同时处于不同阶段。
9. 分支预测器
程序中有大量 if、循环和跳转。分支预测器猜测下一步走向，猜对能保持流水线满载，猜错则需要回滚，造成性能损失。
10. 时钟与电源管理
时钟给 CPU 提供节拍。频率越高，每秒理论周期越多，但功耗和发热也上升。现代 CPU 会动态调节频率、电压和核心状态。
11. 指令集架构 ISA
ISA 是软件与硬件之间的契约。x86-64、ARM、RISC-V 都定义了指令格式、寄存器、内存模型和异常机制。
12. 特权级与安全机制
CPU 支持用户态、内核态、虚拟化扩展和内存保护。它们用于隔离普通程序、操作系统、虚拟机和敏感数据。
三、交互式 CPU 结构图
点击模块查看解释。
点击任意模块开始查看。
四、流水线：让多条指令同时前进
假设一条指令要经过取指、译码、执行、访存、写回五步。如果完全串行执行，第一条指令走完五步后，第二条才开始，效率很低。流水线的思路是把这五步变成五个工位：当第一条指令进入译码时，第二条指令已经可以取指；当第一条进入执行时，第二条进入译码，第三条开始取指。这样单条指令的延迟未必变短，但整体吞吐量显著提高。
| 周期 | 指令1 | 指令2 | 指令3 | 指令4 |
|---|---|---|---|---|
| 1 | 取指 | |||
| 2 | 译码 | 取指 | ||
| 3 | 执行 | 译码 | 取指 | |
| 4 | 访存 | 执行 | 译码 | 取指 |
| 5 | 写回 | 访存 | 执行 | 译码 |
流水线也有风险：数据相关会导致后一条指令必须等待前一条结果；控制相关来自分支跳转，预测失败会浪费已经做的工作；结构相关来自执行资源不足，例如两个操作同时争夺同一个端口。现代 CPU 通过转发、乱序执行、寄存器重命名、分支预测和更宽的执行端口来缓解这些问题。
五、缓存层级：CPU 为什么不能只靠内存？
CPU 的计算速度远高于 DRAM 内存。如果每次加法都要去内存取数据，核心会长期空等。缓存就是放在 CPU 附近的小型高速存储，用局部性原理提高命中率。时间局部性指刚访问过的数据很可能马上再用；空间局部性指访问某个地址后，附近地址也很可能被访问。数组遍历通常缓存友好，而随机访问大数据结构更容易缓存未命中。
L1
最快、最小，通常每核心独享，并分为指令缓存和数据缓存。适合保存正在执行代码与最热数据。
L2
容量比 L1 大，延迟略高，常为每核心独享。它是 L1 与 L3 之间的重要缓冲。
L3
容量最大，通常多个核心共享。它影响多线程程序、游戏帧率、编译和数据库等场景。
缓存命中模拟器
输入 0-9 的地址序列，模拟一个容量为 4 的简单缓存。
六、从晶体管到指令：层层抽象
七、性能不是只看 GHz
很多人买 CPU 时只看频率，但真实性能还取决于 IPC、核心数量、缓存、内存带宽、功耗墙、散热、指令集优化和软件并行度。一个 5GHz 的旧架构 CPU 未必比 4GHz 的新架构 CPU 快，因为后者每个周期能做更多工作。IPC 指 Instructions Per Cycle，即每个时钟周期能完成多少指令。理论上，单线程性能约等于频率 × IPC，但真实程序还会被缓存未命中、分支预测失败、I/O 等因素拖慢。
简易性能估算器
八、CPU 与 GPU 的分工
CPU 适合复杂控制流、低延迟任务、操作系统调度、编译、游戏逻辑、网络协议和通用程序。GPU 适合大量相似数据的并行计算，例如图形渲染、矩阵乘法、深度学习训练和视频处理。CPU 的核心数量相对少，但每个核心很复杂；GPU 的核心数量巨大，但单个执行单元更简单。现代计算机通常不是 CPU 或 GPU 谁替代谁，而是 CPU 负责组织、调度和串行逻辑，GPU 负责大规模并行吞吐。
| 维度 | CPU | GPU |
|---|---|---|
| 目标 | 低延迟、通用性、复杂逻辑 | 高吞吐、大规模并行 |
| 核心特点 | 少量复杂核心，大缓存，强分支处理 | 大量简单计算单元，适合同构任务 |
| 典型任务 | 系统调度、浏览器、编译、数据库、游戏逻辑 | 渲染、AI、矩阵、视频编码、科学计算 |
九、现代 CPU 的高级机制
现代 CPU 为了榨干性能，使用了许多高级技术。乱序执行允许后面的独立指令先执行，不必死等前一条慢指令；寄存器重命名把程序看到的寄存器映射到更多物理寄存器，减少假依赖；投机执行会在结果未确定前先猜测执行，提高流水线利用率；预取器会根据访问模式提前把数据搬入缓存；超线程让一个物理核心同时暴露为多个逻辑线程，以便在某个线程等待时让另一个线程使用空闲资源。
这些机制也带来复杂性。投机执行可能引发侧信道安全问题；超线程可能在某些安全环境中被关闭；预取器对规律访问很有效，但对随机访问帮助有限；乱序执行提升性能，但芯片面积、验证难度和功耗都更高。因此 CPU 设计本质上是一系列取舍：性能、功耗、成本、面积、兼容性、安全性、散热和生产良率之间必须平衡。
十、快速测验
总结：理解 CPU 的三个层次
第一层是物理与电路层：晶体管、逻辑门、时钟、电压、功耗和散热决定了 CPU 的物理上限。第二层是微架构层：流水线、缓存、执行单元、分支预测、乱序执行决定了同样指令集下的实际效率。第三层是软件与系统层：编译器、操作系统、线程调度、内存访问模式和算法决定了程序能不能真正发挥硬件能力。理解 CPU 不能只背“ALU 加控制器加寄存器”，而要看到它是一个从电子开关到软件生态的完整体系。
当你评估一颗 CPU 时，不要只看核心数和频率。你应该同时看架构代际、单线程性能、多线程性能、缓存容量、内存支持、PCIe 通道、功耗限制、主板供电、散热条件、软件是否能并行、以及你的真实工作负载。对于游戏，单线程、缓存和内存延迟很重要；对于编译，多核心和缓存很重要；对于服务器，稳定性、能效、I/O 和内存容量很重要；对于 AI，CPU 更多负责数据准备和调度，真正的大规模矩阵计算通常交给 GPU 或专用加速器。